superli 2006-11-7 17:52
通讯手持设备的参考时钟设计
[align=center]来源：电子产品世界/飞利浦半导体公司&上海交通大学微电子学院 王刚 [/align]
[b] [url=http://www.ednchina.com/word/176501.aspx]参考时钟[/url]概述[/b]
在通讯手持设备当中，参考时钟的贡献就像心脏对人体的作用一样，丝毫的差异都将导致系统功能的紊乱。之所以定义它为参考，是因为这类产品能否正常工作完全依赖于该时钟的精确度；而且一旦有误差存在，该误差就会随着倍频的增加而介入应用端的工作频段，无论是基带的数字和模拟部分还是射频的上变频和下变频都会受到影响。通常参考时钟所采用的中心频点都在10MHz ~ 30MHz，而且目前大多数都采用13MHz，20MHz，或26MHz，尤其是当射频和基带共用参考时钟时以13MHz和26MHz最多。
为什么要采用13MHz和26MHz作为参考时钟呢？客观上对射频RF而言，目前手持设备话务通信的[url=http://www.ednchina.com/word/176503.aspx]频率[/url]资源主要集中在以1GHz和2GHz为中心的频率范围，从抗干扰和谐波抑制角度就要求参考时钟的倍频尽量少地落在这些频段所涉及的中频和高频范围里。另一个客观原因是用来产生频率的石英[url=http://www.ednchina.com/word/176504.aspx]晶体[/url]的物理特性决定了参考时钟的选取范围。此外，主观看来这些频点接近高频和低频的模糊范围，对基于参考时钟频率的其它频率的产生相对容易。值得一提的是，目前从功耗的角度也验证了使用这个范围的频率作参考时钟是折中的选择。
[b]石英晶体振荡[url=http://www.ednchina.com/word/176502.aspx]电路[/url] [/b]
[b] 石英晶体的物理特性 [/b]
前面提到参考时钟的重要性，要产生这样精确的频率其基本元件的选择就至关重要。经过近一个多世纪的工业经验积累，石英晶体最终成为最理想的振源器件。石英晶体最早使用在手表上，它的成份主要是SiO2，由单晶生长而成，晶格排列整齐，是很好的压电材料。目前人造单晶石英晶体的使用每年3000吨以上，其使用规模仅次于硅。采用石英晶体主要是因为它的物理特性符合参考时钟的要求，而且石英晶体是目前唯一拥有以下特性的材料：
· 具有压电效应；
· 可以应力补偿和零[url=http://www.ednchina.com/word/176505.aspx]温度[/url]系数切割；
· 低损耗且具有高品质因数Q；
· 制作工艺简单，硬而不脆，对除氟化物和高碱性以外的条件不敏感；
· 自然界中贮量丰富，可以生长为多晶体，纯度容易控制。
[b]压电效应 [/b]
压电效应是在1880年Jacques和Pierre Curie发现的，是应用于传感和控制学科的最重要的物理效应之一。在外加应力时，一些特殊结构的晶体可以产生电压差，反过来，在外电场的作用下，该晶体可以产生弹性形变。压电效应是把应力互换为电信号的重要物理过程，如图1所示。
[img=500,236]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/1.jpg[/img]
图1. 压电效应原理
振动的变化率就是我们关心的频率，它决定于振源晶体切割的方位，大小和形状以及磨光程度，最终中心频率的调整和确定是通过在晶体表面镀一层原子级厚度的金来实现振动稳定。
[b] 石英晶体振荡电路的等效模型 [/b]
石英晶体的物理常数决定了等效电路图2和图3中所示的C0， C1(Motional Capacitor)， L1(Mass)和R1(Bulk Loss)，其中C0的另一部分来源于电极，固定器和引导线。
[img=500,351]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/2.jpg[/img]
图2 石英[url=http://www.ednchina.com/word/176504.aspx]晶体[/url]的等效物理模型，C0包含固定器和引线连接的电容效应
[img=500,297]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/3.jpg[/img]
图3 石英晶体共振器的等效[url=http://www.ednchina.com/word/176502.aspx]电路[/url]
[b] [url=http://www.ednchina.com/word/176501.aspx]参考时钟[/url]电路设计[/b]
设计电路时需要考虑的问题主要有：如何让电路产生振荡，怎样维持振荡，怎样补偿环境变化引起的误差。
[img=500,323]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/4.jpg[/img]
图4. 振荡电路的串联方式
[img=500,525]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/5.jpg[/img]
图5. 振荡电路的并联方式
[img=500,242]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/6.jpg[/img]
图6. 从模型到电路的转化过程
[img=500,382]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/7.jpg[/img]
图7. 在谐振点附近[url=http://www.ednchina.com/word/176504.aspx]晶体[/url]的[url=http://www.ednchina.com/word/176503.aspx]频率[/url]响应
压电效应使产生振荡成为可能。但是通过图6的转化模型不难发现一次激励所产生的振荡很快就会经过阻抗Zl衰减而消失，这就需要增设一个“-Zl”的负电阻来抵消[url=http://www.ednchina.com/word/176502.aspx]电路[/url]中存在的消耗或者说来不断向振荡器提供能量，即在图4和图5两种电路形式中所示的放大器。因为自始至终[url=http://www.ednchina.com/word/176501.aspx]参考时钟[/url]的振荡电路设计总是设法利用电路的自激振荡，所以只要通过一个正反馈电路就可以维持电路振荡在特定的频点fA，期望的理论效果如图7所示。
为了解决振荡器的[url=http://www.ednchina.com/word/176505.aspx]温度[/url]漂移就需要引入温度传感器，在这里主要借助热敏电阻随温度变化而改变阻值的特性来组成温度补偿电路，通过改变RC电路的谐振点来调整整个电路使其工作在期望的频率中心，但是RC电路对频率的调整方向必须与振荡器的温度漂移趋势相反。
在图8 中详细列出了该电路的仿真模型和参数，各部分的功能如图所示。电路中AFC和Ref_Cal (参考时钟校准) 的初始化值是用来决定晶体起振频率中心的缺省值。射频输出(RF_Out)和基带输出(BB_Out)中间的Buffer主要作用是调整基带输出的电平和隔离RF和BB两边的相互干扰。温度补偿型TCXVCO就是这个模型的集成电路实现，即参考时钟的模块设计。
[img=500,276]http://article.ednchina.com/images/article/674f312a-131a-45da-a419-effa38fef589/8.jpg[/img]
图8 参考时钟的仿真电路和模块说明
值得一提的是电路中模块设置顺序并不只局限于图8所示，变容器和温度补偿电路以及晶体本身三者之间的位置可以根据经验作调整，例如变容器可以设计在晶体的另外一边作为反馈电路的一部分，形成不同的应用电路。
[b] 参考时钟的测试和校准[/b]
对参考时钟需要测试的参数主要包括：稳定时间，谐波幅度，波形占空比，频率随温度的漂移关系，频率随系统输出功率变化的关系，AFC自动频率控制的线性度，控制器DAC对频率误差的响应以及参考时钟模块的功耗。
稳定时间是指从晶体得电起振直到一定范围的稳定输出所用的时间，即按照设计指标要求达到指定ppm精度范围内，它是衡量电路设计成功与否的关键参数。测试中除用到通讯综测仪以外还要用到MDA (Modulation Domain Analyzer), 如Agilent53310A， 在采集频率信号时必须选用高阻抗的测试头 (Probe)。对谐波幅度的测试要集中验证那些落在接收和发射频段以及频率合成器频段内的频点。频率随温度的漂移关系和频率随系统输出功率变化的关系主要用来分析频率的稳定性。AFC自动频率控制的线性度和控制器DAC对频率误差的响应虽然测试的物理量相同但是侧重点各有不同，前者在于对频率变化的响应速度，后者则表明对频率的跟随和校准能力。参考时钟模块的功耗也越来越成为低功耗设备的设计焦点，除了使参考时钟模块的功耗本身降低外还需要在系统进入省电模式时利用相对较低的时钟来取代参考时钟，使系统能够有机会随系统消息处理量来灵活地开关参考时钟，从而达到节能的目的。
[b] 与参考时钟相关的问题
[/b] [url=http://www.ednchina.com/word/176501.aspx]参考时钟[/url]的辐射干扰主要对射频RF的性能影响比较大。众所周知，处理射频问题没有固定的公式，很大程度都要靠经验积累。参考时钟作为射频部分的最核心模块，有很多问题都与它有着千丝万缕的联系，最常见的问题可以归纳为：[url=http://www.ednchina.com/word/176503.aspx]频率[/url]误差，网络同步错误，训练序列丢失，相位误差，由相位噪声和频率误差引起的灵敏度降低，以及谐波干扰。
[b] 解决与参考时钟相关的这类问题主要也最根本的方法是做好参考时钟在印刷[/b][url=http://www.ednchina.com/word/176502.aspx][b]电路[/b][/url][b]板PCB上的布线，如果条件许可最好给这部分电路设计单独的屏蔽罩。 [/b]
[b] 参考时钟电路的布线技巧 [/b]
[b] 随着芯片集成度的提高，通过调整电路中的分立器件的数值来调整电路性能的工作量已经大大减少，取而代之的是细致的电路布线工作，射频工程师的主动权往往取决于布线的好坏[/b]。布线之前要慎重考虑器件的摆放位置，积极和结构工程师沟通，且在机构允许的条件下的各种尝试和讨论是必不可少的。
[b] 布线时对所有走线要站在全局高度作优先级规划，首先应该优先考虑参考时钟线路。参考时钟输出到达器件引脚的路线要尽量短，对长距离时钟线必要时可以采取两倍线间距条件作保护地。同层和相邻层不应该有走线与时钟线在位置上近距离平行，尤其要妥善处理参考时钟线路与功放电源线和射频单元逻辑控制电源线之间的位置。 [/b]
[b] [/b][url=http://www.ednchina.com/word/176504.aspx][b]晶体[/b][/url][b]所在位置铺地时要仔细斟酌，针对参考时钟分离器件设计和参考时钟模块设计在寄生电容和散热效果之间作折中选择。实践证明参考时钟线路中的寄生电容应该尽量避免和消除；参考时钟线路接地布线最忌讳的是在未到达主地之前与屏蔽室的地或锁相环的地互连，同时尽量避免孤岛型地的存在，如果可能就优先采取单点直到主地的方法。 [/b]
[b] 生产校准 [/b]
[b] 从需要校准的数值来看，参考时钟的生产校准只需要满足频率误差的要求就可以了。但是在生产校准过程中必须考虑[/b][url=http://www.ednchina.com/word/176505.aspx][b]温度[/b][/url][b]对这一部分电路的影响，按照生产工序的安排需要在校准算法中增加温度补偿系数，而且该系数的统计选取必须涵盖实际生产操作中回流焊之后到校准开始所享有的温度恢复时间的变化效应。 [/b]