查看完整版本: Verilog Testbench设计技巧和策略

wz_cdj 2008-3-29 13:35

Verilog Testbench设计技巧和策略

Verilog [color=red]Testbench[/color]设计技巧和策略

wz_cdj 2008-3-29 13:38

Verilog [color=red]Testbench[/color]设计技巧和策略

yhmin1982 2008-3-29 14:57

!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!1

nov833 2008-4-15 22:58

感谢楼主!!好人

xiexinpeng84 2008-4-18 22:35

不错不错不错

xiexinpeng84 2008-4-18 22:41

不能解压

不能解压不能解压不能解压

xiexinpeng84 2008-4-18 22:43

不能解压

不能解压不能解压不能解压

lzl007 2008-4-21 14:08

ddddddddddddd

ddddddd

jschen 2008-7-19 11:30

好东西

好东西啊,楼主辛苦了

straw 2008-7-19 15:07

ok,good

yuan911 2008-8-4 05:19

謝謝大大的分享~~~

kevinwjs 2008-8-4 09:49

3q:victory:

amin2008 2008-8-8 14:57

谢谢分享

huangliang122 2008-8-20 21:47

顶顶顶顶

smallred 2008-8-24 10:27

kan  kan

reynold256 2008-9-2 17:59

nice data

good   good   good  !!!!

reynold256 2008-9-2 18:35

nice

good  thank you!!!!!

shiyu1522 2008-9-2 22:30

不错不错不错

jcchan 2008-9-4 18:22

感謝大大無私的分享。

lc19840928 2008-10-11 22:26

dddddddddddddddddddddddddddd

dddddddd
页: [1] 2
查看完整版本: Verilog Testbench设计技巧和策略