查看完整版本: FPGA/CPLD/IC

• 技术文章版的新章程_贴文章赢得丰厚回报 (0 篇回复)
• 在本版发文章时对图片的处理办法 (0 篇回复)
• STA在芯片设计后端的应用 (0 篇回复)
• 跨越鸿沟：同步世界中的异步信号 (0 篇回复)
• IEEE 802.11a数字基带处理器的并行流水结构设计 (0 篇回复)
• adence软件产品介绍 (0 篇回复)
• 基于FPGA实现FIR滤波器的研究 (0 篇回复)
• 基于WISHBONE总线的FLASH闪存接口设计 (图) (0 篇回复)
• 基于SystemC的软硬件协同验证(图) (0 篇回复)
• 注重DDR电路的信号完整性(图) (0 篇回复)
• 高级RFID阅读器应用对处理器的要求 (0 篇回复)
• 能取代条形码的RFID标签(图 (0 篇回复)
• 高级RFID阅读器应用对处理器的要求(图) (0 篇回复)
• 使用FPGA和IP Core实现定制缓冲管理(图) (0 篇回复)
• 基于nRF9E5的有源超高频RFID系统设计(图) (0 篇回复)
• 原型验证过程中的ASIC到FPGA的代码转换(图) (0 篇回复)
• SOC芯片中的DFT设计实施 (0 篇回复)
• The Art of Successful ASIC Design (0 篇回复)
• 大型设计中FPGA的多时钟设计策略 (0 篇回复)
• 良好的代码编写风格（二十五条） (0 篇回复)
• VLSI测试总述 (0 篇回复)
• PrimeTime 时序分析流程和方法 (0 篇回复)
• STA在芯片设计后端的应用 (0 篇回复)
• RFID芯片的攻击技术分析及安全设计策略 (0 篇回复)
• SoPC与嵌入式系统软硬件协同设计 (0 篇回复)
• 基于FPGA的图像预处理系统 (0 篇回复)
• DVB-C解交织器的FPGA实现 (0 篇回复)
• 大型设计中FPGA的多时钟设计策略 (0 篇回复)
• 高速乘法器的性能比较 (0 篇回复)
• 可降低下一代IC测试成本的确定性逻辑内置自测技术 (0 篇回复)
• 一款32位嵌入式CPU的定点加法器设计 (0 篇回复)
• 事务级系统验证实现更高的性能和效率 (0 篇回复)
• 一种改进的Wallace树型乘法器的设计 (0 篇回复)
• 基于FPGA的USB2.0控制器设计(并非原创) (0 篇回复)
• 基于IP核的PCI总线接口设计与实现 (0 篇回复)
• 多状态机的协同设计 (0 篇回复)
• 基于FPGA的快速傅立叶变换 (0 篇回复)
• 基于FPGA的直接数字频率合成技术设计 (0 篇回复)
• 一种用CPLD实现视频信号运动检测的方法 (0 篇回复)
• 基于FPGA/CPLD设计与实现UART (0 篇回复)